更多EDA期末试题
- 1在VHDL中，用语句( )表示clock的下降沿。
- 2以EDA方式设计实现的电路设计文件，最终可以编程下载到FPGA和CPLD芯片中，完成硬件设计和验证。
- 3子系统设计优化，主要考虑提高资源利用率减少功耗(即面积优化)，以及提高运行速度(即速度优化)；指出下列哪些方法是面积优化_________。( )①流水线设计 ②资源共享 ③逻辑优化 ④串行化 ⑤寄存器配平 ⑥关键路径法
- 4VHDL源程序的文件名应与实体名相同，否则无法通过编译。
- 5下列EDA软件中，哪一个不具有逻辑综合功能：________。( )
- 6在PC上利用VHDL进行项目设计，不允许在根目录下进行，必须在根目录为设计建立一个工程目录（即文件夹）。
