登录
注册
首页
->
EDA期末
下载题库
在VHDL中，用语句( )表示clock的下降沿。
（A）clock'EVENT
（B）clock'EVENT AND clock='1'
（C）clock='0'
（D）clock'EVENT AND clock='0'
参考答案
继续答题：
下一题
更多EDA期末试题
1
IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为。( )
2
EDA设计流程包括设计输入、设计实现、实际设计检验和下载编程四个步骤。
3
在PC上利用VHDL进行项目设计，不允许在根目录下进行，必须在根目录为设计建立一个工程目录（即文件夹）。
4
EDA设计输入主要包括图形输入、HDL文本输入和状态机输入。
5
VHDL常用的库是( )
6
MAX+PLUS的文本文件类型是（后缀名）.VHD。
考试
