登录
注册
首页
->
EDA期末
下载题库
进程中的信号赋值语句,其信号更新是( )。
(A)按顺序完成;
(B)比变量更快完成;
(C)在进程的最后完成;
(D)都不对。
参考答案
继续答题:
下一题
更多EDA期末试题
1
以EDA方式设计实现的电路设计文件,最终可以编程下载到FPGA和CPLD芯片中,完成硬件设计和验证。
2
不完整的IF语句,其综合结果可实现________。( )
3
在PC上利用VHDL进行项目设计,不允许在根目录下进行,必须在根目录为设计建立一个工程目录(即文件夹)。
4
EDA设计流程包括设计输入、设计实现、实际设计检验和下载编程四个步骤。
5
在PC上利用VHDL进行项目设计,不允许在根目录下进行,必须在根目录为设计建立一个工程目录(即文件夹)。
6
在PC上利用VHDL进行项目设计,不允许在根目录下进行,必须在根目录为设计建立一个工程目录(即文件夹)。
考试