登录
注册
首页
->
EDA期末
下载题库
下列标识符中，是不合法的标识符。( )
（A）State0
（B）9moon
（C）Not_Ack_0
（D）signall
参考答案
继续答题：
下一题
更多EDA期末试题
1
图形文件设计结束后一定要通过仿真，检查设计文件是否正确。
2
在VHDL中，用语句( )表示clock的下降沿。
3
进程中的信号赋值语句，其信号更新是( )。
4
VHDL源程序的文件名应与实体名相同，否则无法通过编译。
5
VHDL源程序的文件名应与实体名相同，否则无法通过编译。
6
VHDL常用的库是( )
考试
